尊龙凯时人生就是博·(中国大陆)官方网站

（原标题：打破性更动：新式3D异质集成存储器件助力下一代微电子发展）

开头：Allen Tang

近日，新加坡国立大学Aaron V.-Y Thean研究团队在海外电子器件顶级会议IEDM 2024上发表了一项要害研究效果《1T1R and 2TOC1R IGZO-MoS2 AIl-BEOL 3D Memory Cells》。该团队得胜修复出一种基于IGZO-MoS2的全后谈工艺（BEOL）3D存储单位，为改日高性能、低功耗的微电子系统开发了新的发展标的。

图1. 单片三维集成存储阵列的演进及本责任亮点。咱们研究了IGZO晶体管和MoS2忆阻器异质集成的器件-时刻协同优化 (DTCO)，以已毕器件减轻和存储密度擢升，同期开展了基于3D活水线揣度系统的1T1R和2T0C1R存储单位的系统-时刻协同优化 (STCO)。

时刻更动破解集成艰难

跟着东谈主工智能和大数据时间的到来，传统的硅基微电子器件正濒临着前所未有的挑战。在有限的芯单方面积内已毕更高性能和更低功耗的需求日益要紧。垂直标的的3D集成为处治这一问题提供了可能，而在硅基CMOS逻辑电路之上已毕异质材料的集成更是改日发展的要害标的。正如新加坡国立大学Aaron Thean阐述指出，改日的集成电路将以金属互连为主导，10到14层的金属布线重复在硅晶体管层之上。跟着后头电源互连和通孔（vias）的兴起，芯片的高下将被金属布线层包围，造成“金属—硅—金属”三明治结构。这种想象使得芯片内的晶体管与互连线的体积比例发生了显赫变化。基于此，新加坡国立大学研究团队更动性地提议了单片三维集成存储阵列的新式架构。通过异质集成IGZO晶体管和MoS2忆阻器的器件-时刻协同优化，得胜已毕了器件的微缩和存储密度的擢升，同期修复了基于3D活水线揣度系统的高效存储单位，激动了全新三维集成电路（3D ICs）的发展。

双管皆下的更动存储架构

研究团队修复了两种互补的存储单位结构：1T1R存储单位和2T0C1R搀杂存储单位。其中，1T1R存储单位吸收了ITO增强的IGZO晶体管动作遴荐器，配合更动的溶液法制备的MoS2存储层，已毕了低于1V的编程电压，完整契合CMOS逻辑电压条件。经过优化的器件展现出超卓性能，开态电流高达196.5μA/μm，而关态电流仅为1pA/μm，展现出优异的开关特质。

为了进一步擢升存储系统的性能，研究团队更动性地提议了2T0C1R搀杂存储单位结构。该结构玄机地聚拢了DRAM的高速特质和RRAM的非易失性上风，通过吸收双栅极IGZO晶体管想象，不仅已毕了紧凑的垂直堆叠结构，更得胜处治了RRAM的永恒性截止问题，将永恒性提高了105次方。

图2. （a）1T1R存储单位和（b）2T0C1R存储单位的暗示图及（c）关节工艺经过。

图3. 器件的透射电子显微镜（TEM）截面图，展示了完整的多层堆叠结构和超薄MoS2层。

良好工艺铸就超卓性能

在4英寸晶圆范例上，研究团队已毕了高良率的器件制备。透射电子显微镜不雅察表现，MoS2存储层厚度仅为3.6nm，已毕了完整的多层堆叠结构。团队对马上考中的30个晶体管进行表征，扫尾表现器件具有优异的一致性，上基层器件特质基本一致，充分阐述了工艺的可靠性和褂讪性。其中氧化物晶体管短沟谈器件展现出超卓的启动才能（196.5μA/μm）和高开关比 (108)

图5. (a) 双层1T1R存储阵列的什物像片。(b) 马上考中的30个ITO-IGZO晶体管的ID-VG测试弧线，表现了通盘阵列芯片优异的单位均匀性。(c) 长沟谈ITO增强型IGZO晶体管的ID-VD特质弧线。(d) 减轻尺寸后的ITO增强型IGZO晶体管的ID-VG测试弧线和(e) ID-VD特质弧线（栅极电压VG：0-3.5 V，步进0.5V）。

对于关节的MoS2 RRAM器件，研究团队通过精准戒指晶粒特质，将开关电压缩短至0.8V，同期已毕了较小的器件间破碎性。通过面积优化，得胜已毕了兆欧级电阻，无需预处理即可已毕褂讪的双极性开关特质。

图6. MoS2 RRAM的关节性能规画，包括开关特质、晶粒尺寸影响等。

对于制备的1T1R存储单位，研究团队进行了全面的性能表征。与单独的1R器件比拟，1T1R单位展现出更优异的戒指特质，通过蜿蜒栅极电压不错已毕多值存储景色的精准戒指。在双层集成结构中，第一层和第二层器件都已毕了大于10倍的开关比，尽管表层器件阐发出略大的变化性，但仍在可控规模内。

图7. 1T1R存储单位的电学特质表征：(a) 1R和1T1R器件的I-V弧线对比(VG = 3V)；(b) 不同栅极电压下1T1R器件的I-V弧线；

打破性2T0C1R搀杂存储架构

基于以上材料特质和器件集成的后端兼容特质，研究团队提议了2T0C1R搀杂存储单位，亦然本研究中最具更动性的打破之一。该结构吸收了独有的三维集成想象：底层集成一个背栅极IGZO晶体管，表层则包含一个双栅极IGZO晶体管和MoS2 RRAM器件。这种新颖的想象通过层间介质已毕存效断绝，在确保器件性能的同期大大擢升了集成密度。

图8. 3D 搀杂增益单位聚拢了 DRAM 和 RRAM

在材料遴荐上，研究团队吸收了ITO-IGZO-ITO异质结通谈结构，这种想象为顶栅极IGZO晶体管提供了优异的界面质料。

这种搀杂存储单位的责任机理极具更动性。在易失性模式下，DRAM中的存储节点电压（VSN）用于保抓存储景色，位于底层的IGZO晶体管超低的走电流（pA/μm量级）确保了数据的有用保抓。当需要进行非易失性存储时，系统会施加编程电压，通过存储节点电压调控的电流对RRAM进行编程，从而将DRAM的数据写入RRAM。这种更动的片内景色回荡机制无需外围读写电路的参与，大大擢升了系统效率。

图9. 2T0C1R搀杂存储单位的两种责任机制：易失模式（volatile mode）与非易失模式（non-volatile mode）。本责任引入独有的存储景色回荡机制，将DRAM的数据写入RRAM。

在本质讹诈中，这种搀杂存储结构表现出显赫的上风。在在线学习任务中，比拟传统的1T1R结构，2T0C1R存储单位的永恒性擢升了105倍。这种改造在不同的讹诈场景下都阐发出色，不管是高频率的在线学习（具有20%的丢弃率和32的批次大小），如故触及50个类别的抓续学习任务。

图10. 通过所提议的 2T0C1R 搀杂存储单位在各式在线学习任务中的永恒性擢升。

与现存时刻比拟，该搀杂存储单位展现出更小的单位面积和更优的性能规画。这种紧凑的三维结构不仅提供了更高的存储密度，还通过更动的景色回荡机制显赫擢升了系统的能效比。聚拢团队修复的垂直缓冲器结构，这种搀杂存储单位为高服从揣度提供了新的处治有盘算推算。

表1. 本责任中2T1R搀杂存储单位、1T1R存储单位和表率2T存储单位对比

更动系统架构引颈性能打破

本文作家进一步聚拢两种类型的存储单位，提议了一种相沿 M3D 存内揣度的搀杂存储器。该搀杂存储器包含两种类型的单位：nv 增益单位提供高永恒性，适用于磨练任务；1T1R 单位则具有高存储密度。此外，咱们使用 IGZO FET 已毕了一个名为垂直缓冲器（VB）的 BEOL 逻辑模块。垂直缓冲器约略已毕多层造访，并相沿高并行度的存内揣度。

这里展示了一个微型 3D 1T1R 阵列的暗示图，其中一条垂直切片的存储单位连结到一个垂直缓冲器。垂直缓冲器内容上是一串垂直传播字线信号的触发器链（DFF）。红线标出了不同层级之间触发器的连结。垂直缓冲器的另一端连结到字线，字线戒指团结层中一溜 1T1R 单位的栅极。通过编程垂直缓冲器，咱们不错遴荐单层或多层的字线。此外，源线和位线在各层之间是分享的，这使得多层同期读取成为可能，从而相沿存内揣度（通过位线上的电流汇总）。另外，这种垂直缓冲器还已毕了 z 标的的活水线处理。

图11. (a) M3D 搀杂存储揣度的架构集成了垂直堆叠的1T1R，2T0C1R和垂直缓冲器。垂直缓冲器在(b) 1T1R和(c) 2T0C1R中的责任旨趣。（d-f）非易失性存储块和垂直缓冲单位（VBs）的 SEM 图像。

图12. 垂直缓冲器与传统3D 寻址技艺的差别。

咱们展示了两种想象的对比。传统技艺通过造成门道状的字线平面来已毕层遴荐和寻址。而在本责任中，咱们吸收了垂直链式触发器（DFFs）进行层造访。通过使每一层的字线都不错单独设立，咱们的技艺提供了更高的机动性。配合更小的存储块，咱们已毕了更小的粒度和更好的活水线性能。统共这些都是在面积占用恒定的情况下已毕的，即使层堆叠的数目增多也不会改革。比拟之下，传统技艺的造访结构尺寸会跟着层数的增多而变大。

图13. 不同架构系统性能对比。(a) 1T1R 与所提议的 2T0C1R+1T1R 在 CNN 在线学习任务中的性能对比。(b) LLM 任务中的能耗和蔓延瓦解分析。(c) 本研究、传统堆叠阵列以及基于 CMOS 的 2D基线系统性能对比。

表2. 系统性能基准比较

在系统层面，研究团队提议的垂直缓冲器（VB）想象，已毕了高效的层间数据传输。通过3D活水线想象和并行存内揣度的已毕，系统性能得到显赫擢升。测试扫尾标明，该系统已毕了121 TOPS/W的能效和4.73 TOPS的糊涂量，超过于约0.1 tokens/s的生成速率。与传统有盘算推算比拟，能耗缩短66%，蔓延减少23%。

广博的讹诈长进

这项打破性研究效果为改日片上系统的发展提供了新的可能。该时刻不仅适用于高密度3D存储集成，还可讹诈于旯旮揣度和AI加快器等规模。通过材料、器件和系统层面的协同更动，得胜已毕了高性能、低功耗的3D集成存储系统，为微电子工业的发展注入了新的活力。

本研究得到了韩国SK海力士、新加坡国立大学SHINE Center及E6 Nanofab等机构的相沿，充分展示了产学研相助在激动时刻更动中的要害作用。跟着时刻的进一步锻练，咱们有望看到更多基于该时刻的更动讹诈，激动微电子工业向更高性能、更低功耗的标的发展。

对于本文作家

Aaron V.-Y Thean阐述

Aaron Voon-Yew Thean 是新加坡国立大学教务长/副校长，电气与揣度机工程系阐述，好意思国国度发明家学院院士，同期担任比利时IMEC的议论研究员。2016年加入NUS之前，他曾在IMEC担任副总裁，指引先进半导体器件时刻研发。Aaron Voon-Yew Thean阐述在高端晶体管、低功耗CMOS、FinFET等规模有日常研究，并领有向上50项好意思国专利。他获取了多个奖项，包括2014年复合半导体行业更动奖和2013年三星电子最好相助奖。

唐保山博士

唐保山博士于2019年在新加坡国立大学获取形而上学博士学位。目下在新加坡国立大学电子与揣度机工程系任职，长久从事二维材料，超过是二维过渡金属硫族化合物在后摩尔时间集成电路中的讹诈研究。他的研究效果已在Nature Communications，IEEE IEDM，ACS Nano, Adv. Sci.等闻名期刊与会议上发表。动作步地慎重东谈主，承担多项首要校企步地（包括新加坡栽植部TIER2基金、好意思国半导体SRC步地、韩国SK Hynix步地）。

方子航博士

方子航在新加坡国立大学Aaron Voon-Yew Thean阐述研究组担任博士后研究员，并行将在新加坡国立大学电子与揣度机工程系获取形而上学博士学位。他主要从事新式算法，基于新式器件的揣度架构以及系统想象研究。这包括非易失性电阻器件性能以及三维单片集成芯片架构想象。他的研究效果在VLSI和IEDM顶级时刻会议，以及Adv. Func. Mater.期刊上发表。

万如月

万如月于广东以色列理工学院获取本科毕业文凭后，于2023年获取新加坡国立大学材料科学与工程硕士学位。硕士毕业后，她加入Aaron Voon-Yew Thean阐述团队担任研究助理，专注于氧化物薄膜晶体管和忆阻器的研究。她参与了SK Hynix步地，慎重器件想象、制造及三维集成责任。

Sonu Hooda博士

Sonu Devi博士是新加坡国立大学Aaron Thean阐述团队的博士后研究员和步地慎重东谈主，专注于半导体器件和讹诈的新式材料修复。她于2016年在印度大学加快器中心获取物理学博士学位。2017年，加入新加坡国立大学纳米中枢，从事晶体氧化物薄膜的脉冲激光千里积过火在硅基衬底上的集成，以已毕CMOS兼容性。自2020年起，Devi博士加入Aaron Voon-Yew Thean阐述团队，用功于于用于三维单片集成的先进半导体器件的研究。她的研究效果已在VLSI、IEDM和EDTM等顶级时刻会议上发表。

半导体极品公众号保举

专注半导体规模更多原创内容

柔软众人半导体产业动向与趋势

*免责声明：本文由作家原创。著述内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或相沿，若是有任何异议，宽宥探讨半导体行业不雅察。

今天是《半导体行业不雅察》为您分享的第3990期内容，宽宥柔软。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的内容就点“在看”分享给小伙伴哦凯时体育游戏app平台